Fabrication et caractérisation de transistors MOS à base de nanofils de silicium empilés et à grille enrobante réalisés par approche Gate-Last pour les noeuds technologiques sub-7 nm. / Loic Gaben ; sous la direction de Francis Balestra et de Thomas Skotnicki

Date :

Type : Livre / Book

Type : Thèse / Thesis

Langue / Language : anglais / English

Catalogue Worldcat

Transistors MOSFET

Semiconducteurs

Silicium

Nanofils

Classification Dewey : 620

Balestra, Francis (Directeur de thèse / thesis advisor)

Skotnicki, Thomas (Directeur de thèse / thesis advisor)

Ghibaudo, Gérard (19..-....) (Président du jury de soutenance / praeses)

Dubois, Emmanuel (19..-.... ; auteur en sciences de matériaux) (Rapporteur de la thèse / thesis reporter)

Gautier, Brice (Rapporteur de la thèse / thesis reporter)

Communauté d'universités et d'établissements Université Grenoble Alpes (Organisme de soutenance / degree-grantor)

École doctorale électronique, électrotechnique, automatique, traitement du signal (Grenoble) (Ecole doctorale associée à la thèse / doctoral school)

Institut de microélectronique, électromagnétisme et photonique - Laboratoire d'hyperfréquences et de caractérisation (Grenoble) (Laboratoire associé à la thèse / thesis associated laboratory)

Résumé / Abstract : La diminution de la taille des transistors actuellement utilisés en microélectronique ainsi que l’augmentation de leurs performances demeure encore au centre de toutes les attentions. Cette thèse propose d’étudier et de fabriquer des transistors à base de nanofils empilés. Cette architecture avec des grilles enrobantes est l’ultime solution pour concentrer toujours plus de courant électrique dans un encombrement minimal. Les simulations ont par ailleurs révélé le potentiel des nanofeuillets de silicium qui permettent à la fois d’optimiser l’espace occupé tout en proposant des performances supérieures aux dispositifs actuels. L’importance de l’ajout de certaines étapes de fabrication a également été soulignée. En ce sens, deux séries d’étapes de fabrication ont été proposées : la première option vise à minimiser le nombre de variations par rapport à ce qui est aujourd’hui en production tandis que la deuxième alternative offre potentiellement de meilleures performances au prix de développements plus importants. Les transistors ainsi fabriqués proposent des performances prometteuses supérieures à ce qui a pu être fabriqué dans le passé notamment grâce à l’introduction de contraintes mécaniques importantes favorables au transport du courant électrique.

Résumé / Abstract : The future of the transistors currently used in Microelectronics is still uncertain: shrinking these devices while increasing their performances always remains a challenge. In this thesis, stacked nanowire transistors are studied, fabricated and optimized. This architecture embeds gate all around which is the ultimate solution for concentrating always more current within a smaller device. Simulations have shown that silicon nanosheets provide an optimal utilization of the space with providing increased performances over the other technologies. Crucial process steps have also been identified. Subsequently, two process flows have been suggested for the fabrication of SNWFETs. The first approach consists in minimizing the number of variations from processes already in mass production. The second alternative has potentially better performances but its development is more challenging. Finally, the fabricated transistors have shown improved performances over state-of-the-art especially due to mechanical stress induced for improving electric transport.