Architecture matérielle et flot de programmation associé pour la conception de systèmes numériques tolérants aux fautes / Thomas Peyret ; sous la direction de Philippe Coussy

Date :

Type : Livre / Book

Type : Thèse / Thesis

Langue / Language : français / French

Tolérance aux fautes (informatique)

Circuits intégrés numériques

Traitement du signal -- Techniques numériques

Réseaux logiques programmables

Classification Dewey : 621.395

Classification Dewey : 621.382

Coussy, Philippe (1974-...) (Directeur de thèse / thesis advisor)

Sentieys, Olivier (1967-....) (Président du jury de soutenance / praeses)

Corre, Gwenolé (Rapporteur de la thèse / thesis reporter)

Pêcheux, François (Rapporteur de la thèse / thesis reporter)

Martin, Kévin (1981-....) (Membre du jury / opponent)

Paindavoine, Michel (Membre du jury / opponent)

Thevenin, Mathieu (1981-....) (Membre du jury / opponent)

Université de Bretagne Sud (Organisme de soutenance / degree-grantor)

École doctorale Santé, information-communication et mathématiques, matière (Brest, Finistère) (Ecole doctorale associée à la thèse / doctoral school)

Université européenne de Bretagne (Autre partenaire associé à la thèse / thesis associated third party)

Résumé / Abstract : Que ce soit dans l’automobile avec des contraintes thermiques ou dans l’aérospatial et lenucléaire soumis à des rayonnements ionisants, l’environnement entraîne l’apparition de fautesdans les systèmes électroniques. Ces fautes peuvent être transitoires ou permanentes et vontinduire des résultats erronés inacceptables dans certains contextes applicatifs. L’utilisation decomposants dits « rad-hard » est parfois compromise par leurs coûts élevés ou les difficultésd’approvisionnement liés aux règles d’exportation.Cette thèse propose une approche conjointe matérielle et logicielle indépendante de la technologied’intégration permettant d’utiliser des composants numériques programmables dans desenvironnements susceptibles de générer des fautes. Notre proposition comporte la définitiond’une Architecture Reconfigurable à Gros Grains (CGRA) capable d’exécuter des codes applicatifscomplets mais aussi l’ensemble des mécanismes matériels et logiciels permettant de rendrecette architecture tolérante aux fautes. Ce résultat est obtenu par l’association de redondance etde reconfiguration dynamique du CGRA en s’appuyant sur une banque de configurations généréepar une chaîne de programmation complète. Cette chaîne outillée repose sur un flot permettantde porter un code sous forme de Control and Data Flow Graph (CDFG) sur l’architecture enobtenant un grand nombre de configurations différentes et qui permet d’exploiter au mieux lepotentiel de l’architecture.Les travaux, qui ont été validés aux travers d’expériences sur des applications du domaine dutraitement du signal et de l’image, ont fait l’objet de publications en conférences internationaleset de dépôts de brevets.

Résumé / Abstract : Whether in automotive with heat stress or in aerospace and nuclear field subjected to cosmic,neutron and gamma radiation, the environment can lead to the development of faults in electronicsystems. These faults, which can be transient or permanent, will lead to erroneous results thatare unacceptable in some application contexts. The use of so-called rad-hard components issometimes compromised due to their high costs and supply problems associated with exportrules.This thesis proposes a joint hardware and software approach independent of integrationtechnology for using digital programmable devices in environments that generate faults. Ourapproach includes the definition of a Coarse Grained Reconfigurable Architecture (CGRA) ableto execute entire application code but also all the hardware and software mechanisms to make ittolerant to transient and permanent faults. This is achieved by the combination of redundancyand dynamic reconfiguration of the CGRA based on a library of configurations generated by acomplete conception flow. This implemented flow relies on a flow to map a code represented as aControl and Data Flow Graph (CDFG) on the CGRA architecture by obtaining directly a largenumber of different configurations and allows to exploit the full potential of architecture.This work, which has been validated through experiments with applications in the field ofsignal and image processing, has been the subject of two publications in international conferencesand of two patents.