Date : 2009
Type : Livre / Book
Type : Thèse / ThesisLangue / Language : français / French
Résumé / Abstract : La cellule memoire DRAM embarquée conventionnelle doit faire face aux contraintes de la miniaturisation tant au niveau du transistor d’accès que de la capacité de stockage. Les solutions technologiques proposées aujourd’hui induisent un procédé de fabrication complexe et coûteux ainsi qu’une perte de densité. Dans cette optique des solutions alternatives apparaissent comme la solution DRAM embarquée sans capacité. Ces architectures utilisent un transistor pour stocker et amplifier les données. Elles possèdent un substrat flottant dans lequel la charge mémoire est stockée. Dans la course à la miniaturisation, le film mince reste aujourd’hui un candidat potentiel pour le noeud technologique 22nm et au delà. Dans cette optique, la potentialité du film mince en tant que DRAM embarquée sans capacité reste une priorité. Ce travail de thèse étudie le concept de cellule memoire DRAM embarquée sans capacité sur film mince. Dans un premier temps, des caracterisations électriques du dispositif FDSOI sont menées permettant de mettre en évidence les mécanismes de programmation possibles. Ensuite une modélisation approfondie est proposée pour rendre compte de tous les phénomènes physiques ayant cours lors des opérations mémoires. Basé sur une approche en charge, ce modèle calibré par des simulations TCAD, tient compte de tous les effets parasites liés a la miniaturisation: les effets canaux courts et les effets quantiques. L’etude est poursuivie par la modélisation du comportement dynamique de ces architectures memoires. Il est utilisé par la suite à travers un plan d’expérience pour déterminer quels sont les paramètres technologiques ayant le plus d’impact sur les specificités de la mémoire : comme l’amplitude, le temps de rétention, les temps de programmation et d’effacement. Enfin la réalisation technologique d’une architecture aàdouble grille indépendante est exposée. Elle permet de résoudre la problématique de sélectivité à l’effacement de l’architecture mémoire FDSOI
Résumé / Abstract : Conventional embedded DRAM memory has to cope with miniaturization of access transistor and storage capacitor. Technological solutions proposed today lead to complex manufacturing process and density loss. In this context, emerging solutions appear such as embedded DRAM without additional storage element. These architectures use only one transistor to amplify and store the data. Memory charge is stored in a floating substrate. In miniaturization race, thin film device remains relevant candidate for 22 nm technology node and beyond. This thesis explores thin film transistor potential as capacitorless embedded DRAM. In a first step, electrical characteristics are carried out on FDSOI devices to demonstrate the possible programming mechanisms. Then a modeling is proposed taking into account physical phenomena occurring during memory operations. Based on a charge approach, the model is calibrated with SWB simulations. Main parasitic effects related to miniaturization, Short Channel Effects and Quantum Effects are detailed. The study is following by the modeling of dynamic memory behaviour until data retention. The model is subsequently used throug a Design Of Experiment to evaluate technological parameters impact on memory characteristics like amplitude, data retention, write and erase time. Finally, Independent Double Gate transistor proposed to solve selectivity issue of FDSOI erasing operation is discussed and technological process step are exposed