Modulateur sigma-delta complexe passe-bande à temps continu pour la réception multistandard / Nejmeddine Jouida ; sous la direction de Dominique Dallet et de Adel Ghazel

Date :

Type : Livre / Book

Type : Thèse / Thesis

Langue / Language : français / French

Catalogue Worldcat

Circuits intégrés analogiques numériques

Convertisseurs analogique-numérique

Radio logicielle

Classification Dewey : 530

Classification Dewey : 620

Dallet, Dominique (1964-....) (Directeur de thèse / thesis advisor)

Ghazel, Adel (19..-....) (Directeur de thèse / thesis advisor)

Choubani, Fethi (Président du jury de soutenance / praeses)

Loumeau, Patrick (Rapporteur de la thèse / thesis reporter)

Masmoudi, Mohamed (Rapporteur de la thèse / thesis reporter)

Begueret, Jean-Baptiste (1967-....) (Membre du jury / opponent)

Bénabes, Philippe (Membre du jury / opponent)

Rebai, Chiheb (1975-....) (Membre du jury / opponent)

Université Bordeaux-I (1971-2013) (Organisme de soutenance / degree-grantor)

École supérieure des communications de Tunis (Tunisie) (Organisme de cotutelle / degree co-grantor)

École doctorale des sciences physiques et de l’ingénieur (Talence, Gironde) (Ecole doctorale associée à la thèse / doctoral school)

Laboratoire de l'intégration du matériau au système (Talence, Gironde) (Laboratoire associé à la thèse / thesis associated laboratory)

Résumé / Abstract : Le travail de recherche que nous présentons dans cette thèse s’inscrit dans le domaine de la conception des circuits et systèmes pour la numérisation des signaux radio large bande multistandard. La finalité de ces travaux est l’établissement de nouvelles méthodologies de conception des circuits analogiques et mixtes VLSI, et à faible consommation pour le convertisseur analogique numérique (CAN). Nous proposons l’utilisation d’un CAN de type S? complexe passe-bande à temps-continu pour l’architecture Low-IF. Ce qui permet de simplifier l’étage analogique en bande de base en esquivant le besoin de circuits tels que le contrôleur de gain automatique, le filtre anti-repliement et les filtres de rejection d’images. Le récepteur est plus linéaire et présente un degré d’intégrabilité adéquat pour les applications multistandard de type Radio logicielle Restreinte (SDR). La première contribution consiste à proposer une méthodologie originale et complètement automatisée de dimensionnement du modulateur ?? pour la réception SDR. Une nouvelle stratégie de stabilisation, basée sur le placement des zéros et des pôles du filtre de boucle, est élaborée permettant ainsi de simplifier le passage du temps-discret vers le temps-continu par une simple correspondance entre les domaines pour les intégrateurs et les résonateurs du filtre de boucle. La deuxième contribution concerne la construction d’une architecture générique du modulateur ?? complexe à temps-continu en suivant une méthodologie originale. Les éléments de base de cette architecture sont les deux modulateurs ?? passe-bas pour les voies I et Q à temps-continu. Les deux filtres de boucles sont en couplage croisé en structure polyphase, ce qui permet le décalage vers la fréquence intermédiaire du récepteur. Nous avons conçu un outil de dimensionnement sous MATLAB pour les modulateurs S? multistandard stables d’ordre élevés à temps-continu, passe bas, passe-bande réel et complexe. La troisième contribution de ces travaux concerne la proposition d’une méthodologie de conception avancée de circuits mixtes VLSI pour les CANs de type ??. Cette méthodologie de conception permet une combinaison des approches descendante ‘Top-down’ et montante ‘Bottom-up’, ce qui rend possible l’analyse des compromis de conception par l’utilisation concurrente des circuits au niveau transistor et des modèles comportementaux. Cette approche permet de faire allier à la fois la précision et la vitesse de processus de simulation lors de la conception des CANs de type ??. La modélisation comportementale du modulateur S?, en utilisant le langage VHDL-AMS, nous a permis de développé une bibliothèque de modèles permettant la prise en compte des imperfections tels que le bruit, le jitter, le retard de boucle au niveau comportemental. Afin d’illustrer la méthodologie de conception proposée, un exemple de la vérification par la simulation mixte est fourni à travers la conception d’un quantificateur en technologie CMOS. L’extraction des paramètres des imperfections du schéma au niveau transistor a permit d’enrichir le modèle comportemental et de prévenir les anomalies causant la dégradation des performances du modulateur S?.

Résumé / Abstract : Abstract