DDR SDRAM Interference Minimization via Task and Memory Mapping in a Multi-objective Optimization context on Heterogeneous MPSoCs / Alfonso Mascareñas González ; sous la direction de Frédéric Boniol et de Jean-Baptiste Chaudron

Résumé / Abstract : Les systèmes temps réel critiques sont extrêmement sensibles au respect des échéances temporelles pour les tâches. En effet, ces contraintes temporelles sont imposées afin de garantir la sécurité du système et le non-respect des échéances peut amener à des conséquences désastreuses. Il y a de nombreux paramètres à considérer pour garantir et valider le comportement temporel pour les exécutions de tâches tels que la préemption ou encore la concurrence pour les ressources partagées. Dans ce travail, nous allons nous concentrer sur le problème d’interférence mémoire pour les plates-formes multicœurs, plus précisément, sur les interférences DDR SDRAM. Plusieurs manières d’aborder ce problème ont déjà été proposées comme, par exemple, le partitionnement des banques pour l’atténuation ou encore le contrôle de la bande passante pour une isolation totale de la mémoire DDR. En complément, plusieurs stratégies de placement des tâches ont également été utilisées pour répondre à ce problème d’interférence. Cependant, nous avons remarqué que l’objectif principal des approches proposées consistait toujours à minimiser les interférences SDRAM sans tenir compte d'éventuels autres objectifs contradictoires tels que la répartition de la charge de travail. Ainsi, le but de ce travail de thèse est de minimiser les interférences sur les mémoires DDR SDRAM pour les plates-formes multicœurs via le mappage des tâches et de la mémoire tout en réalisant une optimisation multi-objectifs 2D et 3D avec des algorithmes méta-heuristiques. Cette méthode nous permet d'obtenir un ensemble de solutions de mappage quasi-optimales (formant un front de Pareto) répondant à plusieurs objectifs différents.

Résumé / Abstract : Real-time safety-critical systems are extremely sensitive to missed task deadlines due to the disastrous consequences this entails. There are many reasons for a task execution not to be finished in time such as preemption, shared resources contention or CPU throttling.In this work, we focus on the memory interference problem for multicore platforms, more specifically, on DDR SDRAM interference. Some ways to tackle this problem have already been proposed. For instance, bank partitioning for mitigation or bandwidth control for total isolation. Task mapping strategies have also been used to deal with such interference issue. For the latter, it was noted that the main objective was to always minimize the SDRAM interference without considering other conflicting objectives, namely the workload distribution. Thus, the aim of this work is to minimize the DDR SDRAM interference via task and memory mapping while carrying out 2D and 3D multi-objective optimization making use of meta-heuristic algorithms. As a result, a set of near-optimal mapping solutions forming a Pareto front is obtained.