Modeling and characterization of electrical effects of Ge integration in Metal/High-k/SiGe MOS structures / Assawer Soussou ; sous la direction de Gérard Ghibaudo et de Denis Rideau et de Charles Leroux

Date :

Type : Livre / Book

Type : Thèse / Thesis

Langue / Language : anglais / English

MOS (électronique)

Classification Dewey : 620

Ghibaudo, Gérard (19..-.... ; auteur en électronique) (Directeur de thèse / thesis advisor)

Rideau, Denis (Directeur de thèse / thesis advisor)

Leroux, Charles (1962-.... ; Spécialiste en électronique) (Directeur de thèse / thesis advisor)

Gautier, Brice (19..-....) (Président du jury de soutenance / praeses)

Université de Grenoble (2009-2014) (Organisme de soutenance / degree-grantor)

École doctorale électronique, électrotechnique, automatique, traitement du signal (Grenoble ; 199.-....) (Ecole doctorale associée à la thèse / doctoral school)

Institut de microélectronique, électromagnétisme et photonique - Laboratoire d'hyperfréquences et de caractérisation (Grenoble) (Laboratoire associé à la thèse / thesis associated laboratory)

Laboratoire d'électronique et de technologie de l'information (Grenoble ; 1967-....) (Laboratoire associé à la thèse / thesis associated laboratory)

STMicroelectronics (Laboratoire associé à la thèse / thesis associated laboratory)

Résumé / Abstract : L'introduction du SiGe dans les pMOS (Bulk et FDSOI) exige un bon contrôle de la tension de seuil (VT). Ceci nécessite une extraction précise des paramètres électriques ainsi qu'une compréhension des effets électriques du Ge dans de tels dispositifs. Dans cette thèse, nous avons d'abord proposé des méthodes pour une identification précise des paramètres électriques du « gate stack »: VT, la tension de bande plate (VFB) et l'épaisseur équivalente d'oxyde (EOT). Ces méthodes ont été validées avec des simulations Poisson-Schrödinger (PS) et appliquées avec succès aux mesures. Dans un second temps, nous avons étudié les effets électriques du Ge sur les paramètres du « gate stack » des pMOS. La comparaison des caractérisations électriques (C-V) avec les simulations PS a montré un décalage supplémentaire du travail de sortie effectif qui croit avec le Ge. Des caractérisations STEM, EELS et SIMS ont prouvé que ce décalage est due à la présence de dipôles à l'interface SiGe/oxyde.

Résumé / Abstract : Maintaining good threshold voltage (VT) centering is a paramount challenge for CMOS technology. The SiGe introduction in bulk and FDSOI pFETs requires VT control for such devices. To this end, we have to extract accurately electrical parameters and to understand Ge integration effects in SiGe based pFETs. In this thesis, first, we have proposed extraction methods to determine VT, flat band voltage (VFB) and equivalent oxide thickness (EOT) parameters in bulk and FDSOI transistors. The extraction methods have been validated via Poisson-Schrodinger (PS) simulations and successfully applied to measurements. Second, we have highlighted and explained electric effects of Ge on pMOS gate stack parameters. Electrical characterizations compared with PS simulations have evidenced an additional effective work function increase, induced by Ge, related to interfacial dipoles. STEM, EELS and SIMS characterizations have demonstrated that dipoles are located at SiGe/IL interface.