Contribution au développement d'une technologie d'intégration tridimensionnelle pour les capteurs d'images CMOS à pixels actifs / Perceval Coudrain ; sous la direction de Pierre Magnan et de Xavier Gagnard

Date :

Editeur / Publisher : [S.l.] : [s.n.] , 2009

Type : Livre / Book

Type : Thèse / Thesis

Langue / Language : français / French

Microélectronique

Capteurs (technologie)

MOS (électronique)

Bruit électrique

Capteurs d'images CMOS

Magnan, Pierre (19..-.... ; Spécialiste en CMOS) (Directeur de thèse / thesis advisor)

Gagnard, Xavier (Directeur de thèse / thesis advisor)

Institut supérieur de l'aéronautique et de l'espace (Toulouse ; 2007-....) (Organisme de soutenance / degree-grantor)

Résumé / Abstract : Durant la dernière décennie, le marché des capteurs d'images électroniques a connu un essor considérable, appuyé par la démocratisation des applications nomades. Si le domaine a longtemps été dominé par les dispositifs CCD, les capteurs APS (Active Pixel Sensors) se sont depuis largement imposés, aidés par la pénétration des technologies CMOS. Une miniaturisation soutenue de la taille des pixels a conduit à des résolutions d'images élevées, mais a fait émerger des limitations sur les performances électro-optlques. Si celles-ci ont pu être partiellement compensées par des adaptations de la technologie, la perspective de pixels sub-microniques nécessite en revanche l'introduction d'architectures innovantes. Un pixel tridimensionnel est ici étudié, permettant de dissocier verticalement les fonctions de photo-détection et de lecture sur deux niveaux actifs. En plus de tirer les bénéfices d'une illumination par la face arrière, cette configuration permet une large augmentation de la surface photosensible et de la charge à saturation. Malgré l'engouement rencontré ces dernières années pour les technologies tridimensionnelles, la réalisation d'un pixel CMOS fortement miniaturisé (<2 µm) en 3D révèle une difficulté majeure, liée au micro-dimensionnement des interconnexions 3D entre les deux niveaux de circuit, incompatible avec les performances d'alignement lors du collage de circuits. Une construction séquentielle est ici proposée pour contrecarrer cette limitation. Les briques technologiques associées dans cette approche sont étudiées à partir de pixels de 1.4 µm : transfert de couche SOI sur circuit par collage moléculaire, fabrication de transistors FDSOI à faible budget thermique (<700°C), gravure de contacts à fort facteur de forme. Les performances en bruit basse fréquence sont comparées à celles de technologies planaires sur la base de mesures de transistors élémentaires. Plusieurs solutions technologiques alternatives sont finalement investiguées.