Date : 2008
Type : Livre / Book
Type : Thèse / ThesisLangue / Language : anglais / English
Résumé / Abstract : Dans ce travail, les incidences et les enjeux de la miniaturisation décananométrique des composants CMOS avancés, fabriqués sur SOI ou Si massif, sont étudiés. L'inclusion des effets quantiques nécessaires pour décrire avec précision le comportement des transistors MOS avec grille unique ou grilles multiples est traitée. Les équations de Poisson et de Schr6dinger sont résolues de manière self-consistante, dans plusieurs cas d'intérêt, démontrant les conséquences de la physique sous-jacente lorsque la limite décananométrique est atteinte. Parmi divers effets, la quantification des porteurs, les centroïdes de la charge, les zones d'exclusion, la déplétion du silicium polycristallin, les mécanismes de collision, etc... sont analysés et modélisés. Les techniques de caractérisation électrique, à la fois au niveau des plaquettes en SOI et au niveau des composants MOS, sont réexaminées et étudiées dans le contexte présent du noeud technologique 4Snm. Certains résultats récents obtenus avec la méthode pseudos-MOSFET sur les plaquettes SOI sont expliqués au moyen de simulations numériques. La méthode basée sur la fonction Y est étendue pour le cas des doubles canaux. Nos résultats expérimentaux font apparaître, pour la première fois, l'effet bénéfique de l'inversion volumique à partir des caractéristiques statiques habituelles. Depuis de nombreuses années, la mobilité a été un sujet brûlant entouré de beaucoup d'efforts de recherche. Cet intérêt s'est poursuivi jusqu'à aujourd'hui quand la technologie approche la fin de la feuille de route de la microélectronique VLSI. Dans ce travail, deux technologies prometteuses pour l'accroissement de la mobilité sont envisagées grâce à la simulation de Monte Carlo: des orientations cristallographiques alternatives pour l'architecture du dispositif et l'emploi du silicium contraint comme matériau du canal de conduction. Ce document de thèse ne représente pas une synthèse ou une conclusion fermée, car les recherches se poursuivent. Il fournit des résultats importants, établit des lignes directrices et évoque certains problèmes supplémentaires à résoudre dans l'avenir proche.
Résumé / Abstract : ln this work, the impact and challenges of the decananometric miniaturization of today shrinking CM OS devices, fabricated on SOI and bulk Si, are investigated. The inclusion of quantum effects to accurately describe the behavior of the MOS transistors with single or multiple gates is studied. Poisson and SchrOdinger equations are self-consistently solved in several cases of interest showing the consequences of the physical mechanisms when the decananometric limit is achieved. Among various effects, the carrier quantization, charge centroids, darks spaces, polysilicon depletion, remote scattering mechanisms effects... are reported and modeled. The electrical characterization techniques both at the wafer level and device level are revisited and studied in the framework of today 4Snm technological node. Recent results, obtained using the pseudo-MOSFET characterization technique on as-fabricated wafers, are explained by means of numerical simulations. The reliable Y-function is extended for double channel devices and used ta reveal the beneficial effect of volume inversion, for the first time from usual static characteristics. For many years, the mobility has been a hot issue surrounded by a lot of research effort. This struggle has continued until nowadays when the technology is approaching the end of the Roadmap. ln this work, two conventional technology-compatible techniques are exploited as mobility boosters through Monte Carlo simulation: alternative crystallographic orientations for the device architecture and the use of strained silicon as channel material. This synopsis of the Ph.D. dissertation is not a closed work, since it rather establishes some of the guidelines and problems ta deal with in a short term future.