Date : 1994
Editeur / Publisher : [S.l.] : [s.n.] , 1994
Format : 165 p.
Type : Livre / Book
Type : Thèse / ThesisLangue / Language : français / French
Codes correcteurs d'erreurs (théorie de l'information)
Résumé / Abstract : Les turbo-codes constituent une nouvelle classe de codes correcteurs d'erreurs elaboree a partir d'une concatenation parallele de 2 codes convolutifs systematiques recursifs a faible nombre d'etats separes par un entrelaceur. leur decodage, realise sous forme iterative, conduit a des performances superieures a celles de tout autre code correcteur. le processus iteratif se traduit en pratique par une structure modulaire de decodage. le module etant d'une complexite limitee, les problemes de dissipation aux hautes frequences sont evacues. les turbo-codes semblent donc etre bien adaptes aux applications a haut debit (> 150 moits/s). le travail de these a porte sur l'etude d'architectures paralleles permettant d'atteindre ces debits eleves. le temps d'acces des memoires ram utilisees dans les entrelaceurs limite la frequence de fonctionnement du turbo-codeur/decodeur. un entrelacement parallele, de performances identiques a celles de l'entrelaceur classique, a ete imagine, pour en diminuer artificiellement les temps critiques. une seconde contrainte temporelle apparait dans les deux decodeurs de viterbi a decisions ponderees presents dans le module. trois solutions sont proposees: l'utilisation de l'arithmetique carry save dans les processeurs acs (add compare select), le traitement de deux etapes de treillis en une seule recursion des processeurs acs, le decodage de facon concurrente de 2 ou 3 sequences independantes et alternees. une comparaison de performances (complexite, vitesse et dissipation) permet de degager la seconde solution comme etant la plus appropriee. pour un debit de transmission de 150 moits/s, sur la base d'une technologie cmos 0.6 , la puissance dissipee par le module est de 2.2 w, et la surface occupee (cur du circuit) est de 30 mm#2