Date : 1990
Type : Livre / Book
Type : Thèse / ThesisLangue / Language : français / French
Résumé / Abstract : Cette these propose des methodes de conception pour introduire des capacites de test en ligne dans des circuits integres sur silicium. La methode de test en ligne utilisee consiste a verifier un flot de controle par detection des chemins illegaux. Cette methode est appliquee a plusieurs niveaux d'abstraction, a savoir la verification du bon deroulement d'un programme d'application sur un systeme a base de microprocesseur, et la verification du bon fonctionnement du sequenceur interne d'un circuit. Pour faciliter ces verifications, deux techniques sont utilisees: la compaction par division polynomiale des donnees a verifier (respectivement, les codes des instructions du programme et les codes des etats du sequenceur) et l'insertion de proprietes invariantes sur la signature ainsi obtenue (la signature des donnees a verifier est, en chaque point de l'organigramme de controle, independante des chemins prealablement parcourus). L'implantation sur silicium de circuits complets a demontre que ces techniques de test en ligne entrainent un tres faible accroissement de la surface (5 a 10% en moyenne) et pratiquement aucune degradation des performances. Ce resultat est du a la prise en compte de la testabilite en ligne a un stade precoce de la conception. Les etudes de cas concernent une famille de microprocesseurs (16 a 32 bits) et un ensemble de sequenceurs concus selon ces methodes