Contribution au test des circuits intégrés CMOS : étude du test des pannes stuck-on et stuck-open / François Darlay

Date :

Type : Livre / Book

Type : Thèse / Thesis

Langue / Language : français / French

Courtois, Bernard (1948-.... ; informaticien) (Directeur de thèse / thesis advisor)

Institut national polytechnique (Grenoble ; 1900-....) (Organisme de soutenance / degree-grantor)

Relation : Contribution au test des circuits intégrés CMOS : étude du test des pannes stuck-on et stuck-open / François Darlay / Grenoble : Atelier national de reproduction des thèses , 1989

Résumé / Abstract : Cette thèse traite de la détection des pannes du niveau transistors, pour la technologie CMOS : les pannes de type stuck-on et stuck-open sont considérées.

Résumé / Abstract : Ces pannes confèrent aux circuits CMOS des comportements spécifiques : une panne stuck-on (transistor colle ferme) transforme un circuit logique en circuit analogique, tandis qu'une panne stuck-open (transistor colle ouvert) transforme un circuit séquentiel. Le test de différents types de réseaux logiques est abordé. Nous distinguons les réseaux sans sortance multiple (FOF: Fan-Out Free), à sortance multiple non-reconvergente (NRFO : non-reconvergent Fan-Out), et à sortance multiple reconvergente (RFO: reconvergent Fan-Out).

Résumé / Abstract : L'étude des stuck-open dans les réseaux FOF et NRFO est conclue par la définition de séquences de vecteurs permettant de détecter toutes les pannes stuck-open simples et multiples. Les réseaux RFO posent le problème de l'invalidation des séquences par des phénomènes temporels. Ce problème est traité en détail, et un critère est obtenu, permettant d'identifier les portes non entièrement testables. Une solution du type DFT (Design For Testability: conception pour la testabilité) est proposée.

Résumé / Abstract : Le cas des pannes multiples stuck-on/stuck-open est ensuite abordé, et il est montre que les séquences définies précédemment pour les stuck-open détectent également les pannes stuck-on/stuck-open multiples.

Résumé / Abstract : Enfin, une application de ces résultats est présentée, sous forme d'un générateur de vecteurs de test intégré. La comparaison de ce générateur avec les dispositifs existants fait apparaitre une diminution sensible du nombre de vecteurs appliqués